(۲۰-۵)
شکل های ۵-۱۷-الف و ۵-۱۷-ب ، نشان دهنده ی رابطه (۵-۲۰)می باشند. بنابراین، مقدار در حوزه ی فرکانسی مطابق شکل ۵-۱۷-ج خواهد بود. همانطور که در شکل ۵-۱۷-ج ، دیده میشود، در فرکانس صفر،مقدار غیرصفری ناشی از مقدار θ انحراف شده از ?? درجه خواهیم داشت که برابر خواهد بود با :
(۲۱-۵)
با توجه به رابطه فوق و مقدار به دست آمده در فرکانس صفر، اگر بین سیگنال هایI و Qانحرافی نباشد، (?=θ)، این مقدار برابر صفر خواهد بود. ولی به ازای هر مقدار انحراف به اندازه یθ مثبت ومنفی از ?? درجه، با توجه به عبارتsinθدر رابطه(۲۱-۵)، مقدار به دست آمده در فرکانس صفر، مثبت یا منفیمی شود. از این اثر و از طریق اعمال فیدبکی که در ادامه توضیح داده خواهد شد،خطای ناشی از هرگونه اختلاف فاز جبران خواهد شد.
(ب) (الف)
(ج)
شکل ۵-۱۷ نمودارهای VA ، VB و VA.VB در حوزه ی فرکانسی
اگرتغییرات ترانزیستورها را به صورت توابع گوسی و تابعی از تغییرات اندازه و ولتاژ تریشولد آنها در نظر بگیریم، مطابق شکل ۵-۱۸، بین سیگنال های خروجیI و Q ، اختلاف فاز به وجود می آید. با توجه به مفاهیم مطرح شده، جهت جبران این اختلاف فاز، از ساختارارائه شده در شکل ۵-۱۹استفاده می کنیم. همانطور که در این شکل مشخص است ، عمل فیدبک از طریق منابع جریان انجام خواهد شد.توجه به این نکته ضروری است که منبع جریان اسیلاتور دوم، مطابق با شکل ۵-۱۹، به دو قسمتتبدیل می شود. در حالت نبود هیچ خطایی، مقدار جریان های اعمالی به هر دو اسیلاتور برابرمی باشند و در صورت هرگونه اختلاف فاز کمتر یا بیشتر از ?? درجه ، میزان جریان اعمالی به اسیلاتور دوم تغیر کرده تا از طریق فیدبک، این خطای فاز جبران گردد. برای حفظ حالت تقارن در اسیلاتور دوم، این تغییر میزان جریان در هر دو منبع NMOS و PMOS اعمال شده است.
شکل ۵-۱۸ سیگنال های خروجی Iو Q تولید شده در حالت تغییرات ترانزیستورها
شکل ۵-۱۹ ساختار فیدبک بر مبنای عمل انتگرال گیری
مطابق شکل ۵-۱۹، اساس کار به این صورت است که ابتدا سیگنال های I+ ، I- ، Q+وQ- تولید شده را ، به دو ضرب کننده اعمال کرده[۳۳] و خروجی های آن ها را از فیلترها عبور می دهیم.با توجه به شکل ۵-۱۹ نحوه اعمال سیگنال های I+ ، I- ، Q+وQ-به دو ضرب کننده به ترتیب، به دو صورت کلی و می باشد. در این صورت، اگر بین سیگنال هایI و Qانحرافی نباشد، (?=θ)، با توجه به رابطه (۲۱-۵)، مقدار به دست آمده در فرکانس صفر، برابر صفر خواهد بود و مقادیر dc در خروجی دو فیلتر برابر خواهند بود. ولی به ازای هر مقدار انحراف به اندازه یθ مثبت ومنفی از ۹۰ درجه، با توجه به عبارتsinθدر رابطه(۲۱-۵) ، مقدار به دست آمده در فرکانس صفر برای دو ضرب کننده در خلاف جهت هم بوده و مقادیر dc در خروجی دو فیلتر به یک اندازه نسبت به حالت تعادل، کمتر و زیادتر می گردند. مدار ضرب کننده و فیلتر خازنی در شکل ۵-۲۰ارائه شده اند. اندازه ی فیلترخازنی ۴pfمی باشدکه توسط خازنگیت ساخته شده است.
شکل ۵-۲۰ مدار ضرب کننده و فیلتر
برای نشان دادن کارکرد صحیح مدار، چهار سیگنال I+ ، I- ، Q+وQ- را در سه حالت ۰=θ ، ۰٫۵=θ و ۰٫۵ - =θ به دو مدار ضرب کننده اعمال می کنیم. مطابق شکل ۵-۲۱، در حالت ?=θ ، مقادیر dc در خروجی دو فیلتر برابر هستند و در حالات ۰٫۵=θ و ۰٫۵ - =θ ، مقادیر dc در خروجی دو فیلتر به یک اندازه نسبت به حالت تعادل، کمتر و زیادتر می گردند.
شکل ۵-۲۱مقادیر dc در خروجی دو فیلتردر سه حالت ۰=θ ، ۰٫۵=θ و ۰٫۵ - =θ
برای بررسی کارکرد مدار ضرب کننده شکل ۵-۲۲ را در نظر می گیریم . با توجه به اینکه ورودی های مدار ضرب کننده، خروجی های دو اسیلاتور با ولتاژ مشترک?.? ولت و دامنه ی ?۴٫? ولت میباشند، بنابراین ترانزیستورهای?M?-M در ناحیه ی خطی و ترانزیستورهای?M?-M در ناحیه یاشباع خواهند بود. روابط زیر، کارکرد مدار را نشان می دهند:
شکل ۵-۲۲ ساختار مدار ضرب کننده
(۲۲-۵)
(۲۳-۵)
(۲۴-۵)
(۲۵-۵)
(۲۶-۵)
(۲۷-۵)
(۲۸-۵)
(۲۹-۵)
حال مطابق شکل ۵-۲۳ ،مقدار dc خروجی فیلترها را به opamp ارائه شده در شکل ۵-۱۲در حالت single-ended اعمال می کنیم. بنابراین در صورت هر گونه اختلاف ولتاژ مثبت ومنفی در خروجی فیلترها،به سرعت خروجی ولتاژ opamp تغییر کرده و از طریق ولتاژهای کنترل و اعمال فیدبک از طریق منابع جریان، خطای فاز را تصحیح خواهد کرد. برای از بین بردن کامل خطا، گین حلقه ی فید بک را بیشتر از ??? در نظرگرفته ایم.
شکل ۵-۲۳ ساختار مربوط به تقویت خطا و اعمال فیدبک
۵-۵خروجیهای مدار پیشنهادی
۵-۵-۱ خروجی های مدار پیشنهادی با در نظر گرفتن Power supply noise
با توجه به ساختار اصلی مدارارائه شده در قسمت ۵-۱-۳،و ساختارهای فیدبک ارائه شده در قسمت ۵-۴، کل مدار پیشنهادی مطابق شکل ۵-۲۴، می باشد.
شکل ۵-۲۴ کل مدار پیشنهادی
در این حالت، کل مدار پیشنهادی شکل ۵-۲۴ را با حضورpower supply noise در نظر می گیریم. نویز اعمال شده به منبع ولتاژ دارای دامنه ی حدودا mv 50می باشد. همچنین فرکانس های نویز های اعمال شده ،ترکیبی از فرکانس های مختلف تا GHz15 می باشند که شامل ۵ هارمونیک اول فرکانس اصلی مدار نیز هستند. منبع ولتاژ نویزی به دست آمده مطابق شکل ۵-۲۵، می باشد.
شکل ۵-۲۵ منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی
برای به دست آوردن خروجی های مدار، mismatch ای به صورت توابع گوسی و با مقدار خطایmv 10 و با سیگمای ? به ترانزیستورهای مدار اعمال شده است. همچنین مقادیر شبکه ی سلفی-خازنی دو اسیلاتور تولید کننده ی سیگنال های I و Q به اندازه ی ۱۰% نسبت به هم دارای mismatch در نظر گرفته می شوند. با توجه به اعمال mismatch های فوق و همچنین با توجه به کل مدار پیشنهادی شکل ۵-۲۴ (شامل هسته ی اصلی و دو ساختار فیدبک)و با در نظر گرفتن Power supply noise،خروجی های مدار مطابق شکل ۵-۲۶ خواهند بود. همان طور که در شکل ۵-۲۶ دیده می شود، سیگنال های I و Q دارای دامنه ی۸۶۰ mv(p-p) و فرکانس مرکزی ۳٫۶۲ GHz می باشند. همچنین میزان خطای اختلاف فاز بین سیگنال های I و Q تا مقدار ۰٫۰۸۳ درجه، کاهش یافته است.
شکل ۵-۲۶ سیگنال های I و Q تولید شده با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (بادر نظر گرفتن Power supply noise)
درادامه، با توجه به تقارن موجود در هسته ی اصلی مدار پیشنهادی و با توجه به توضیحات داده شده در قسمت ۵-۱-۳، میزان خطی بودن مدار افزایش یافته ودر نتیجه THD سیگنال هایI و Q ، مطابق شکل های ۵-۲۷ و ۵-۲۸، حدودا برابر ۵۵dBمی باشد. این THD به صورت ۱۲۸ نقطه ای و با فرکانس نمونه برداری حدودا ۱۵۴ GHz به دست آمده است.
همچنین، jitterسیگنال های I و Qدر حضور Power supply noise مطابق شکل های ۵-۲۹و ۵-۳۰به دست آمده است که به ترتیب دارای مقادیر متوسط ۴۸۶ fs و ۴۶۲ fsمی باشند.
شکل ۵-۲۷ خروجی THDسیگنال I با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise)
شکل ۵-۲۸ خروجی THDسیگنال Q با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise)
شکل ۵-۲۹ دیاگرام jitter سیگنال I (با در نظر گرفتن Power supply noise)
شکل ۵-۳۰ دیاگرام jitter سیگنال Q (با در نظر گرفتن Power supply noise)
حال سیگنال های خروجی I و Q تولید شده را از بافرهای شکل ۵-۳۱ عبور می دهیم. به کارگیری این بافرها به پیشنهاد جناب آقای دکتر حدیدی بوده است که توسط ایشان در مقاله ی [۳۹]به تفصیل مورد بحث واقع شده است. با توجه به شکل ۵-۳۱، خاطر نشان می شود که طول و عرض هر دو ترانزیستور بافر باید باهم برابر بوده و مقدار dc خروجی روی Vdd/2 واقع گردد. سیگنال های خروجی I و Q تولید شده بعد از بافر، درشکل ۵-۳۲ نشان داده شده اند.ذکر این نکته ضروری است که در خروجی بافرها، از لودهای خازنی ۱pf ای استفاده شده است. این سیگنال ها دارای دامنه ی۵۶۵ mv(p-p) می باشند که نشان دهنده ی مقدار گین ۰٫۶۶ برای بافر پیشنهادی می باشد. همچنین خطای فاز برابر ۰٫۰۸۲۹ درجه می باشد.
فرم در حال بارگذاری ...
